报告出品方： 东吴证券

以下为报告原文节选

------

1、半 导 体 封 装 概 览 ： 后 摩 尔 时 代 渐 进 ， 先 进 封装 快 速 发 展

1.1. 半导体封装的关键作用是实现芯片和外部系统的电连接

封装的核心是实现芯片和系统的电连接。芯片封装是指将芯片密封在塑料、金属或陶瓷等材料制成的封装体内，使芯片与外部环境之间建立一道屏障，保护芯片免受外部环境影响，同时封装还提供了一个接口，使芯片能够与其他电子元件进行连接，以实现信息的输入输出。封装经历硅片减薄、硅片切割、芯片贴装、芯片互连、成型、去飞边毛刺、切筋打弯、上焊锡、打码等多道工艺流程。主要功能包括保护芯片、增强热稳定性、提供机械支撑、确保电气连接等。 封装工艺可分为0级到3级封装等四个不同等级，一般主要涉及晶圆切割和芯片级封装。0级封装为晶圆（Wafer）切割，1级封装为芯片（Die）级封装，2级封装负责将芯片安装到模块或电路卡上，3级封装将附带芯片和模块的电路卡安装到系统板上。

1.2. 后摩尔时代下封装追求更高的传输速度、更小的芯片尺寸

封装逐步朝着高速信号传输、堆叠、小型化、低成本、高可靠性、散热等方向发展。（1）高速信号运输：人工智能、5G等技术在提高芯片速度的同时还需要提升半导体封装技术，从而提高传输速度；（2）堆叠：过去一个封装外壳内仅包含一个芯片，而如今可采用多芯片封装（MCP）和系统级封装（SiP）等技术，在一个封装外壳内堆叠多个芯片；（3）小型化：随着半导体产品逐渐被用于移动甚至可穿戴产品，小型化成为一项重要需求。

1.3. 半导体封装可分为传统封装和先进封装两大类

封装技术大致可分为传统封装和先进封装两类，进入后摩尔时代先进封装技术快速发展。传统封装主要是用引线框架承载芯片的封装形式，而先进封装引脚以面阵列引出，承载芯片大都采用高性能多层基板。随着先进制程工艺逐渐逼近物理极限，越来越多厂商的研发方向由“如何把芯片变得更小”转变为“如何把芯片封得更小”，先进封装技术得到快速发展。

1.4. 传统封装依靠引线实现电连接，可分为通孔插装和表面贴装类

传统封装需要依靠引线将晶圆与外界产生电气连接。将晶圆切割为晶粒后，使晶粒贴合到相应的基板架上，再利用引线将晶片的接合焊盘与基板引脚相连，实现电气连接，最后用外壳加以保护。 传统封装大致可以分为通孔插装类封装以及表面贴装类封装。20世纪70年代人们通常采用双列直插式封装（DIP）或锯齿型单列式封装（ZIP）等通孔型技术，即将引线插入到印刷电路板（PCB）的安装孔中；后来，随着引脚数量的不断增加以及PCB设计的日趋复杂，通孔插孔技术的局限性也日益凸显，薄型小尺寸封装（TSOP）、四方扁平封装（QFP）和J形引线小外形封装（SOJ）等表面贴装型技术陆续问世。

1.5. 先进与传统封装的最大区别在于芯片与外部系统的电连接方式

先进与传统封装的最大区别在于芯片与外部系统的电连接方式，省略了引线的方式，采取传输速度更快的凸块、中间层等。先进封装的四要素包括RDL（再分布层技术）、TSV（硅通孔）、 Bump（凸块）、Wafer（晶圆），任何一款封装如果具备了四要素中的任意一个，都可以称之为先进封装。在先进封装的四要素中，RDL起着XY平面电气延伸的作用，TSV起着Z轴电气延伸的作用，Bump起着界面互联和应力缓冲的作用，Wafer则作为集成电路的载体以及RDL和TSV的介质和载体。 下文我们重点讨论凸块（ Bump ）、倒装（FlipChip）、晶圆级封装（Wafer level package）、再分布层技术（RDL）和硅通孔（TSV）。

（1）凸块（Bump）：是在芯片上制作凸块，通过在芯片表面制作金属凸块提供芯片电气互连的“点”接口，广泛应用于 FC、WLP等先进封装。经过多年的发展，凸块制作的材质主要有金、铜、铜镍金、锡等，不同金属材质适用于不同芯片的封装。

铜柱凸块（Cu Pillar）制造流程主要包括UBM溅射、厚胶光刻、电镀、去胶和UBM刻蚀等工序。①采用溅射或其他PVD的方式在晶圆表面沉积一层铜作为电镀的种子层；②在晶圆表面涂一定厚度的光刻胶并光刻出所需图形；③对晶圆进行电镀，通过控制电镀电流大小、电镀时间等，从光刻胶开窗图形底部生长并得到一定厚度的金属层；④去除多余光刻胶。

（2）倒装（FlipChip, FC）：通过将芯片颠倒封装在基板上，芯片与外部系统主要通过焊球或凸块实现链接，封装更为紧凑。具体来看，FC是在I/O pad上沉积锡铅球，然后将芯片翻转加热，利用熔融的锡铅球与陶瓷基板相结合，当前主要应用于CPU、GPU及芯片组等产品，CPU及内存条等电子产品是最常见的应用倒装芯片技术的器件。 与传统的引线键合相比，FC的芯片结构和I/O端（锡球）方向朝下，由于I/O引出端分布于整个芯片表面，在封装密度和处理速度上FC显著高于引线键合技术，特别是它可以采用类似SMT技术的手段来加工。

（3）晶圆级封装（Wafer-level packaging, WLP）：不同于传统封装工艺，WLP在芯片还在晶圆上的时候就对芯片进行封装，保护层可以黏接在晶圆的顶部或底部，然后连接电路，再将晶圆切成单个芯片。晶圆级芯片封装又可分为扇入型（Fan-in WLP）和扇出型（Fan-out WLP），扇入型将导线和锡球固定在晶圆顶部，而扇出型则将芯片重新排列为模塑晶圆，二者最大的区别在于扇出型引脚数多于扇入型、封装尺寸较大，在大批量生产时，扇入型通常比扇出型更经济，因为制造过程相对简单，然而如果需要更高的I/O引脚数量或更复杂的设计，扇出型可能是更好的选择。WLP已广泛用于闪速存储器、EEPROM、高速DRAM、SRAM、LCD驱动器、射频器件、逻辑器件、电源／电池管理器件和模拟器件 (稳压器、温度传感器、控制器、运算放大器、功率放大器)等领域。

（4）再分布层技术（Redistribution layer，RDL）：在晶圆表面沉积金属层和相应的介质层，并形成金属布线，对IO端口进行重新布局，将其布局到新的、占位更为宽松的区域，并形成面阵列排布。在芯片设计和制造时，IO 端口一般分布在芯片的边沿或者四周，这对于引线键合工艺来说很方便，但对于倒装技术来说就有些困难，因此RDL应运而生。在芯片封装过程中，RDL 用于重新分配芯片上的电路布线，将其连接到封装基板上的引脚或其他组件，这有助于实现更复杂的电路连接、提高性能并减小封装面积。 晶圆级封装中RDL是最为关键的技术，通过RDL将IO端口进行扇入或者扇出；在2.5D封装中，通过RDL将网络互联并分布到不同的位置，从而将硅基板上方芯片的Bump和基板下方的Bump连接；在3D 封装中，堆叠上下是不同类型芯片时需要RDL重布线层将上下层芯片的IO进行对准，从而完成电气互联。

RDL的主要工艺流程为：①形成钝化绝缘层并开口； ②沉积粘附层和种子层；③光刻显影形成线路图案并电镀填充；④除光刻胶并刻蚀粘附层和种子层；⑤重复上述步骤进行下一层的 RDL 布线。

（5）硅通孔技术（Through Silicon Via，TSV）：在芯片内部垂直穿透硅片并连接芯片顶部和底部的金属线，主要作用是实现不同芯片层级之间的电信号连接。TSV可分为2.5D和3D，2.5D需要中介层Inteposer，典型应用为台积电的CoWos（Chip-on-Wafer-on-Substrate） ，3D无需中介层，典型应用为SK海力士、三星的HBM（High Bandwidth Memory） 。

TSV的制作主要包括六个关键的工艺步骤，以前通孔为例：①通过深反应离子刻蚀技术或者激光打孔技术制作YSV；②通过热氧化技术或者等离子体增强化学气相沉积；③通过物理气相沉积技术制作阻挡层和种子层；④通过电镀技术将铜填充于TSV中；⑤通过化学机械抛光技术去除多余的铜；⑥TSV Cu外露。

2、传 统 & 先 进 封 装 设 备 有 一 定 重 合 （ 减 薄 / 划 片 /固 晶 / 键 合 ） ， 增 量 主 要 在 于 前 道 图 形 化 设 备

2.1. 半导体封装设备价值量占比约5%，固晶机/划片机/键合机等为核心

后道封装设备占半导体设备的价值量比重约5%，贴片机/划片机/键合机等为核心设备。根据SEMI，2025年全球半导体封装设备市场规模有望达59.5亿美元（按照2024年4月13日汇率7.24计算，对应人民币市场空间约430.8亿元），其中固晶机（贴片机）占比30%，划片机（切片机）占比28%，键合机占比23%。

2.1. 我国封测产业链虽成熟，但设备国产化率不足5%

我国集成电路封测环节发展成熟度高于晶圆制造环节。2022年全球委外封测（OSAT）厂商前十大合计占比约78%，基本被中国台湾和中国大陆厂商包揽，其中中国台湾日月光占比 27%、安靠占比14%，合计占比约41%；中国大陆厂商长电科技占比11%、通富微电占比7%、华天科技占比4%、智路封测占比3%，合计占比约25%。 但封装与测试设备国产化率均低于晶圆制程设备的国产化率。国内缺乏知名的封装设备制造厂商，也缺乏中高端测试设备供应商，封测设备国产化率整体上不超过5%，主要原因是产业政策向晶圆厂、封测厂、制程设备等有所倾斜，而封装设备和中高端测试设备缺乏产业政策培育和来自封测客户的验证机会，我们认为未来随着国产封装设备商、测试设备商的积极突破+自主可控整体大背景下，封装和中高端测试设备国产化率有望持续提升，匹配我国封测产业链的成熟度。

2.1. 传统与先进封装所需的设备有一定重合，但工艺要求有差别

2.2.减薄机：晶圆与磨轮（砂轮）通过相对运动实现磨削减薄

减薄指的是晶圆（正面已布好电路的硅片）在后续划片之前需要进行背面减薄(Backside grinding)，目前主要通过磨轮（砂轮）磨削晶圆背面，以降低封装高度，减小芯片体积。标准的减薄流程如下图所示。 减薄机结构主要包括粗磨（讲究效率）&精磨（讲究质量）磨轮、成片台、机械手、料篮等。晶圆吸附在承片台上，通过粗磨、精磨工位上的磨轮进行减薄，减薄完成后，通过机械手将完成加工的晶圆传输到料篮里，然后再把整个料篮拿到撕贴膜一体机上，去撕除贴在晶圆表面的保护膜，并粘贴上划片膜，为后续划切工艺做好准备。

2.2.减薄机：晶圆与磨轮（砂轮）通过相对运动实现磨削减薄

与硅片可双面减薄不同，晶圆的减薄加工只能选择单面（背面）加工方法，可分为转台式磨削（Rotary Grinding）和硅片旋转磨削（In-Feed Grinding）两种方式，两种方式的最大差异在于晶圆是否自转。

转台式磨削为磨轮转动，但晶圆自身并不自转。转台式磨削与晶圆分别固定于旋转台的吸盘上，在转台的带动下同步旋转，晶圆本身并不绕其轴心转动，砂轮高速旋转的同时沿轴向进给，砂轮直径大于晶圆直径。 转台式磨削有整面切入式（Face Plunge Grinding）和平面切向式 （Face Tangential Grinding）两种，区别在于磨轮是否能完全覆盖晶圆。整面切入式加工时，砂轮宽度大于晶圆直径，砂轮主轴沿其轴向连续进给直至余量加工完毕，然后晶圆在旋转台的带动下转位；平面切向式磨削加工时，砂轮沿其轴向进给，晶圆在旋转盘带动下连续转位，通过往复进给方式（Reciprocation）或缓进给方式（Creep Feed）完成磨削。 该种方法下实际磨削区面积 B 和切入角θ(砂轮外圆与硅片外圆之间夹角)均随着砂轮切入位置的变化而变化，导致磨削力不恒定，TTV值较高、容易塌边、崩边，转台式磨削不适合300mm（12英寸）以上单晶硅片的磨削加工。

--- 报告摘录结束 更多内容请阅读报告原文 ---

报告合集专题一览 X 由【报告派】定期整理更新

（特别说明：本文来源于公开资料，摘录内容仅供参考，不构成任何投资建议，如需使用请参阅报告原文。）

精选报告来源：报告派

新能源 / 汽车 / 储能

新能源汽车 | 储能 | 锂电池 | 燃料电池 | 动力电池 | 动力电池回收 | 氢能源 | 充电桩 | 互联网汽车 | 智能驾驶 | 自动驾驶 | 汽车后市场 | 石油石化 | 煤化工 | 化工产业 | 磷化工 | 基础化工 | 加油站 | 新材料 | 石墨烯 | 高分子 | 耐火材料 | PVC | 聚氯乙烯 | 绿色能源 | 清洁能源 | 光伏 | 风力发电 | 海上发电